ET2010 ( #ET2010 ) 3日目参加メモ

場所：パシフィコ横浜
とりあえず，セミナーだけ．出展企業ブースでの話はメモるの大変でした．

• 12/2(木)
  • DVT-8 　10:00〜10:45　組込みソフトウェア開発にもアジャイルを〜 継続的インテグレーションのススメ 〜
    • 講演者：牧田宏史 氏@株式会社エーアイコーポレーション
    • 組込み系でも継続的インテグレーション(CI)は導入しやすいだろう．
    • Electric cloudを利用すると，順序を考慮した平行ビルドが容易に実現できる．

• • PTE-5 　14:00〜14:50　モデル図<->Lattixで始めるアーキテクチャメトリクス分析
    • 講演者：小向順 氏@テクマトリックス株式会社
    • DSMを利用すると，モデルのアーキテクチャが可視化され，リファクタリングがおこないやすい．
    • DSMを作成するツールとして，LATTIXが存在する．

• • DVT-13　15:00〜15:45　C/C++ソースプログラムのアーキテクチャを見える化
    • 講演者：宮野学 氏@株式会社東陽テクニカ
    • ソースコードのアーキテクチャを可視化することで，設計意図と実装の乖離を防ぎ，バグ修正や派生開発を容易にする．
    • ソースコードのアーキテクチャを可視化手段として，Structure101を提供している．

• • IPA-4 　16:00〜17:00　非ウォーターフォール型開発の適用事例と課題〜 アジャイル開発を中心として 〜
    • 講演者：伊久美功一 氏@IPA/SEC
    • 新たなビジネスニーズの出現やソフトウェア産業構造の課題などから非ウォーターフォール型開発に向けた検討を始めた．
    • H21年度は事例調査の実施．H22年度には課題への対応をおこない，最終的にSECガイドブックもしくは報告書としてまとめる予定．

• 12/3(金)
  • DVT-16　11:00〜11:45　組込みソフトウェア開発を最適化するためのテスト自動化のススメ
    • 講演者：大西建児 氏@ガイオ・テクノロジー株式会社
    • 依然として，単体テストレベルの不良が後工程で多く発見されており，手戻り工数を大きくしている．
    • 現状をきちんと測らなければ，ツールによる効果は言えない．

• • DVT-19　14:00〜14:45　東芝のソフトウェア開発での採用事例にみる、ソースコード静的解析による品質確保
    • 講演者1：古賀国秀 氏@株式会社東芝
    • 講演者2：リチャード　セルート 氏@コベリティ
    • 講演者3：高石勇 氏@コベリティ(デモ担当)
    • 東芝では，ソースコード品質が均一化しないことと，コーディングミスによるバグが減少しないことからコーディングルールチェックツールとランタイムエラーチェックツールを導入し始めた．
    • コベリティによるOSSの評価結果は，http://scan.coverity.com/ にて公開中．

• • IPA-6 　14:10〜15:30　組込みソフトウェア向けコーディング作法ガイドESCR-C++紹介
    • 講演者：十山圭介 氏@IPA/SEC 組込み系プロジェクト
    • 57の作法と167のルールからなる．
      • ESCR-C++は各組織のコーディングルール策定の参考としての利用や，学生のプログラミング演習の参考などに利用して欲しいとのこと．